VHDL-Prozess- und Installationsleitfaden: 3 wichtige Fakten

Diskussionsthemen

1. VHDL-Prozess mit Xilinx

2. Schritte zum Installieren von Xilinx

3. Schritt für Schritt Beispiele für die Implementierung von sequentiellen und kombinatorischen Schaltungen (VHDL-Prozess)

Tutorial mit einer Schritt-für-Schritt-Anleitung für den VHDL-Prozess

VHDL-Prozess mit XILINX

Zur Implementierung von VHDL-Designs verwenden wir Xilinx. Xilinx ist einer der besten Anbieter von Programmierlogikgeräten. Es ist ein Technologieunternehmen, das auf Staaten basiert.

Voraussetzung für die Verwendung von VHDL:

WAS IST VHDL? Überprüfe hier!
  • Muss einige Kenntnisse der digitalen Elektronik haben.
  • Es ist gut, wenn Sie eine unterbrechungsfreie Internetverbindung zum Herunterladen der Dateien haben.
  • Xilinx benötigt mindestens 18 GB Speicherplatz auf Ihrem PC. Stellen Sie daher sicher, dass auf Ihrer Festplatte genügend Speicherplatz zum Ausführen der Anwendung vorhanden ist.
  • Stellen Sie vor dem Herunterladen sicher, dass Sie in Xilinx ein kostenloses Konto mit einer gültigen E-Mail-ID erstellt haben. Das wird Ihnen in zukünftigen Zwecken helfen.
  • Wir benutzen Fenster.

Installationsanleitung für den VHDL-Prozess

  • Schritt 1: Laden Sie die Zip-Datei entsprechend Ihrem Betriebssystem und deren Versionen herunter.

Der Link zum Herunterladen von Xilinx ist unten angegeben.

https://www.xilinx.com/member/forms/download/xef.html?filename=Xilinx_ISE_DS_Win_14.7_1015_1.tar

Es ist 6.18 GB kostenlose komprimierte Datei. Wir werden diese Version verwenden, um das Tutorial zu demonstrieren.

Weitere herunterladbare Optionen finden Sie hier -

https://www.xilinx.com/support/download/index.html/content/xilinx/en/downloadNav/vivado-design-tools/archive-ise.html

  • Schritt 2: Entpacken Sie die Datei und speichern Sie sie in einem bevorzugten Ordner. Der Ordnername sollte sein - Xilinx_ISE_DS_Win_14.7_1015_1. Öffnen Sie diesen Ordner.
  • Schritt 3:  Doppelklicken Sie auf die xsetup-Datei (wie im Bild gezeigt) und starten Sie die Installation. Erlaube alle Berechtigungen. Die Installation kann je nach verfügbarem Speicherplatz und PC-Konfigurationen bis zu zwei Stunden dauern. Kein Grund zur Sorge, sitzen Sie fest und lassen Sie es installieren.
BILD1 1
Wählen Sie das ISE Webpack

Wählen Sie das ISE-Webpack aus der Liste aus, wenn dieses Popup vor der endgültigen Installation angezeigt wird. Behalten Sie außerdem den Standardspeicherplatz bei, wie vorgeschlagen, und wenn dieser Speicherort über genügend Speicherplatz verfügt.

IMG1 1 1024x576 1
Wählen Sie die xsetup-Datei.

 Nach der Installation der Datei werden auf dem Desktop zwei Verknüpfungen angezeigt, und es wird ein Popup zur Lizenz angezeigt. Klicken Sie nicht auf die Verknüpfungssymbole, da die Installation noch nicht abgeschlossen ist, und schließen Sie vorerst auch die Registerkarte Lizenz.

  • Schritt 4: Jetzt ist die Software auf Ihrem Computer installiert. Finden Sie den installierten Ordner heraus, der ungefähr 18 GB groß ist. Standardmäßig wird es im Laufwerk C gespeichert, wenn Sie keine Änderungen vorgenommen haben. Öffnen Sie den Ordner.

Öffnen Sie die Xilinx-Folder -> 14.7 -> ISE_DS -> lib -> nt64

Pfad – [C:\\Xilinx\\14.7\\ISE_DS\\ISE\\lib\ t64]

  • Schritt 5: Jetzt wird es eine Datei mit dem Namen - geben. "LibPortability.dll"

Benennen Sie diese Datei um in - "LibPortability.dll.orig"

  • Schritt 6: Finden Sie dann die Datei mit dem Namen "libPortabilityNOSH.dll" heraus. Es befindet sich direkt unter der Datei, an der wir in Schritt 4 gearbeitet haben. Kopieren Sie die Datei und fügen Sie sie ein. Benennen Sie diese eingefügte Datei nun in "libPortability.dll" um. Behalten Sie die kopierte Datei im Dashboard.

Das Endergebnis sieht wie in der folgenden Abbildung aus.

IMG3 1024x576 1
Das Endergebnis ist das gleiche wie das markierte.
  • Schritt 7: Danach müssen wir zu einem anderen Dateiordner gehen.

Öffnen Sie den Xilinx-Ordner -> 14.7 -> ISE_DS -> common -> lib -> nt64

Pfad – [C:\\Xilinx\\14.7\\ISE_DS\\common\\lib\ t64]

Es wird eine Datei mit dem Namen - geben. "LibPortability.dll".

Benennen Sie diese Datei um in - "LibPortability.dll.orig"

  • Schritt 8: Fügen Sie nun die Datei ein, die wir in Schritt 6 kopiert haben, und benennen Sie die eingefügte Datei in "libPortability.dll" um.

Das Endergebnis sieht wie in der folgenden Abbildung aus.

IMG4 1024x576 1
Endergebnis für Schritt 8 des VHDL-Prozesses
  • Schritt 9: Lizenz: Doppelklicken Sie nun auf die Verknüpfung ISE Design Suite 14.7. Es wird ein Popup angezeigt, in dem Sie nach einer Lizenz gefragt werden. Klicken Sie einfach auf OK und ein weiteres Fenster wird geöffnet. Es gibt Optionen für die Lizenz. Klicken Sie unter "Lizenz erwerben" auf "Meine gekaufte Lizenz (en) abrufen" und dann auf "WEITER".
IMG5 1 1024x529 1
Klicken Sie im VHDL-Prozess von Schritt 9 auf Get My License

Dann wird es ein weiteres Popup von "Xilinx License Manager" geben. Klicken Sie auf die Option Jetzt verbinden. Es wird eine Registerkarte im Standard-Webbrowser Ihres PCs geöffnet.

Melden Sie sich mit Ihren Anmeldeinformationen an, und es gibt Optionen wie das folgende Bild. Sie müssen die 4 wählenth oder 5th Option aus der Liste. Klicken Sie einfach auf die gewünschte Lizenz.

Ihre E-Mail-ID enthält eine E-Mail mit der Lizenzdatei für Xilinx. Laden Sie die Lizenzdatei herunter und speichern Sie sie im Download-Ordner.

IMG6 1 1024x389 1
Wählen Sie die 4. oder 5. Option aus der Liste
  • Schritt 10: Geh zurück zur ISE. Dort sieht man ein offenes Fenster. Wählen Sie die Option Lizenz laden und suchen Sie Ihre Lizenz im Download-Ordner zum Hochladen.
IMG7 1 1024x535 1
Laden Sie die Lizenz hoch, die Sie heruntergeladen haben.

Nach dem Hochladen der Lizenz wird eine Meldung angezeigt, die erfolgreich angezeigt wurde. Klicken Sie auf OK und dann im vorherigen Fenster auf Schließen. Jetzt ist Xilinx einsatzbereit.

IMG8 1024x537 1
Jetzt können wir das erste Projekt mit dem VHDL-Prozess erstellen

Erstellen Ihres ersten Projekts in XILINX (VHDL-Prozess)

Wir werden eine einfache AND-Gate-Datenflussmodellierung mit Xilinx implementieren. Das UND-Gatter wird dargestellt als - Y = AB. Die Wahrheitstabelle ist unten gezeigt.

ABY = AB
000
010
100
111
Wahrheitstabelle für AND Gate
  • Schritt 1: Öffnen Sie den Projektnavigator, indem Sie auf das Symbol auf dem Desktop doppelklicken.
  • Schritt 2: Gehen Sie zu Datei und dann zu Neues Projekt. Datei -> Neues Projekt
IMG9 1
Wählen Sie das neue Projekt aus Datei, VHDL-Prozess, Schritt 2
  • Schritt 3:  Geben Sie Ihrem Projekt einen Namen und wählen Sie den Speicherort für das Projekt aus. Verwendet niemals grundlegende Gate-Namen. Klicken Sie dann auf das nächste. Kopieren Sie den Namen, und es wird später helfen.
IMG10 1024x576 1
Geben Sie Ihrem Projekt einen Namen, VHDL-Prozess, Schritt -3
  • Schritt 4: Stellen Sie nun die unten angegebenen Werte ein. Führen Sie die Einrichtung sorgfältig durch. Jeder Fehler führt zum Scheitern.
Bild 10 a 1024x596 1
Bearbeiten und füllen Sie die Details, VHDL-Prozess, Schritt -4

Klicken Sie auf WEITER und dann auf "Fertig stellen" für das nächste Popup.

IMG11 1024x576 1
VHDL-Prozess, Schritt -4
  • Schritt 5: Jetzt können Sie im Editorbereich Ihr Modell in der linken oberen Ecke, auf der Registerkarte "Design" und unter der Hierarchieliste sehen. Platzieren Sie den Cursor auf dem von Ihnen benannten Ordner und klicken Sie mit der rechten Maustaste. Wählen Sie dann die neue Quelle aus dem Menü.
IMG12 1024x576 1
VHDL-Prozess, Schritt - 5
  • Schritt 6: Wählen Sie im neuen Fenster das VHDL-Modul aus und fügen Sie denselben Namen ein, den Sie in Schritt 3 kopiert haben, oder rufen Sie den Namen auf der Registerkarte Speicherort ab. Klicken Sie auf Weiter.
IMG13 1
VHDL-Prozess, Schritt - 6
  • Schritt 7: Im Popup "Modul definieren"
  • Ändern Sie die Architektur von "Behavioral" in "Dataflow".
  • Schreiben Sie im Portnamen A, B und Y in die aufeinander folgenden Zeilen. Wählen Sie nun für die mit Y markierte Zeile die Richtung als 'out', da dies die Ausgabe sein wird. Sie können die Richtung über den zugehörigen Abwärtspfeil ändern.
  • Es wird ein weiteres Popup geben. Überprüfen Sie, ob die Porta in Ordnung ist oder nicht. Klicken Sie dann auf Fertig stellen.
IMG14 1
Ports definieren, VHDL-Prozess, Schritt 7
  • Schritt 8: RTL SCHEMATISCHE ERSTELLUNG

Nun wird ein Code-Editor sein geöffnet.

A. Im 40th Linie können Sie "beginnen". Von diesem Ort aus müssen Sie den Datenflusscode schreiben. Der Code für unser Programm lautet -

Y <= A und B;

B. Speichern Sie den Code mit Strg + S.

C. Jetzt sehen Sie auf der linken Seite des Fensters unter der Entwurfsleiste eine Registerkarte mit dem Namen 'process <Modellname>'.

D. Erweitern Sie von dort aus die 'Synthese - XST'.

E. Doppelklicken Sie auf 'Syntax prüfen'. Es wird ein grünes Häkchen angezeigt, das den Erfolg anzeigt.

F. Doppelklicken Sie dann auf 'Synthesis - XST'. Auch hier ist ein grünes Häkchen aufgetaucht.

IMG15 1024x655 1
Syntheseprüfung, VHDL-Prozess, Schritt - 8

G. Klicken Sie nun auf "RTL-Schema anzeigen", um die RTL-Implementierung anzuzeigen. Ein Popup wird angezeigt. Wählen Sie die zweite Option und klicken Sie auf die nächste.

IMG16 1024x576 1
Auswahl der zweiten Option

H. Ein Diagrammsegment wird geöffnet.

IMG17 1024x576 1
RTL-Schema - 1

I. Doppelklicken Sie auf das Feld, um die innere Struktur anzuzeigen.

IMG18 1 1024x576 1
Endgültiges RTL-Schema
  • Schritt 9: PRÜFSTANDERSTELLUNG
  1. Ändern Sie die Registerkarte von Implementierung in Simulation.
IMG19 1
Die Standardoption ist Implementierung. Klicken Sie auf Simulation
  1. Klicken Sie erneut mit der rechten Maustaste auf den ersten Ordner und wählen Sie die neue Quelle aus.
IMG20 1
Wählen Sie die neue Quelle
  1. Wählen Sie den 'VHDL-Prüfstand' und geben Sie einen neuen Dateinamen ein. Klicken Sie auf das nächste.
IMG21 1024x574 1
Wählen Sie den VHDL-Prüfstand und geben Sie der Prüfstandsdatei einen Namen
  1. Danach wird ein Fenster mit dem Namen Associate Source geöffnet, um Ihr Datenflussmodell mit dem Prüfstand zu verknüpfen. Klicken Sie auf das Modell und dann auf WEITER. Klicken Sie auf "Fertig stellen" für das nächste Fenster.
IMG22 1
Verknüpfen Sie das vorhandene Datenflussmodell
  1. Ein neuer Code-Editor wird geöffnet.

Für ein UND-Gatter benötigen wir keine Taktimpulse. Löschen oder Kommentieren aller Taktsignale.

Die Taktsignale befinden sich in Leitung Nr. - 60, 72 bis 78 und Zeile Nr. 87.

Der Prüfstandscode ist im Abschnitt "Stimulusprozess" beschrieben.

Sie können von der 90 beginnenth Linie.

 Der Code für den Prüfstand des UND-Gatters lautet -

A <= '0';

               B <= '0';

               warte auf 100 ns;

               A <= '0';

               B <= '1';

               warte auf 100 ns;

               A <= '1';

               B <= '0';

               warte auf 100 ns;

               A <= '1';

               B <= '1';

               warte auf 100 ns;

6. Erweitern Sie nun auf der linken Seite den Isim-Simulator und doppelklicken Sie auf die Syntax für die Verhaltensprüfung. Ein grünes Häkchen erscheint.

IMG23 1
Klicken Sie auf die Syntax zur Verhaltensprüfung, um das endgültige Ergebnis zu erhalten

7. Doppelklicken Sie nun auf 'Verhaltensmodell simulieren'.

Ein Fenster wird geöffnet. Erlauben Sie der Software den Zugriff.

Informieren Sie sich in der Symbolleiste oben über die Option zum Zoomen. Klicken Sie auf die dritte Option, um die vollständige Ansicht anzuzeigen.

VHDL-Prozess
Letzte Wellenform, letzter Schritt des VHDL-Prozesses

Klicken Sie hier, um mehr über den VHDL-Codierungsprozess zu erfahren!